Быстрая промежуточная память
Скоростная буферная память организована на микросхеме быстродействующего ОЗУ IDT71V424S15YI. Она имеет организацию 512к×8, и позволяет производить запись с периодом 15 нс. Микросхема всеми сигнальными выводами подключена к ПЛИС, так как имеет связи только с ее внутренними узлами.
3.6 Исходные данные на проектирование разрабатываемой системы
При разработке конструкции необходимо применить многослойный стеклотекстолит. Габаритные размеры, места креплений, расположение разъёмов ESQT аналогично ячейке АЦП-079-03. Контакты всех разъёмов не должны измениться. Фильтрующие конденсаторы располагать вблизи выводов микросхем потребителей. В схеме применена программируемая логическая матрица фирмы ALTERA.
Выводы элемента IDT71V424S пригодные для перестановки приведены в таблице 3.3. Выводы разделены на две независимые группы. Данная перестановка применима только для этого проекта.
Таблица 3.3 – Выводы элемента IDT71V424S
|
Группа |
Название |
Вывод |
Группа |
Название |
Вывод |
|
1 |
A0 |
1 |
1 |
A14 |
24 |
|
1 |
A1 |
2 |
1 |
A15 |
32 |
|
1 |
A2 |
3 |
1 |
A16 |
33 |
|
1 |
A3 |
4 |
1 |
A17 |
34 |
|
1 |
A4 |
5 |
1 |
A18 |
35 |
|
1 |
A5 |
14 |
2 |
D0 |
7 |
|
1 |
A6 |
15 |
2 |
D1 |
8 |
|
1 |
A7 |
16 |
2 |
D2 |
11 |
|
1 |
A8 |
17 |
2 |
D3 |
12 |
|
1 |
A9 |
18 |
2 |
D4 |
25 |
|
1 |
A10 |
20 |
2 |
D5 |
26 |
|
1 |
A11 |
21 |
2 |
D6 |
29 |
|
1 |
A12 |
22 |
2 |
D7 |
30 |
|
1 |
A13 |
23 |