Микросхема ПЛИС со схемой загрузки

Страница 1

При реализации функциональных блоков в ПЛИС процесс разработки ПЭС сводится к выделению необходимых внешних линий связи и формирования цепей загрузки ПЛИС. В таблице 3.1 приведены внешние связи, сгруппированные по функциональному признаку, которые будут подключены к пользовательским выводам ПЛИС.

Таблица 3.1 – Перечень необходимых пользовательских контактов микросхемы ПЛИС

Сигнал

Функция

ГРУППА УПРАВЛЯЮЩЕГО КОНТРОЛЛЕРА

AD[7 0]

Двунаправленная шина данных и адреса (младший байт) контроллера

A[15 8]

Шина адреса (старший байт)

RST

Сигнал сброса контроллера

RD

Сигнал чтения данных (от контроллера)

CLK_PR

Тактовая частота контроллера

WR

Сигнал записи данных (от контроллера)

T0

Вход внешней частоты таймера 0

T1

Вход внешней частоты таймера 1

INT0

Внешнее прерывание 0

INT1

Внешнее прерывание 1

PSEN

Сигнал для перевода в режим программирования

ALE

Сигнал разрешения записи адреса от контроллера

EA

Сигнал разрешения внешнего доступа

ГРУППА ФЛЕШ

ND[7 0]

Двунаправленная шина адреса, данных, команд.

NCE[15 0]

Сигналы выбора одной из 16 микросхем Flash

RBN[3 0]

Сигналы Свободен/Занят от 4 банков Flash

WP[3 0]

Сигналы разрешения записи в 4 банка Flash

NWE

Сигнал записи во Flash

NRE

Сигнал чтения данных Flash

NALE

Строб адреса Flash

NCLE

Строб команды Flash

ГРУППА СКОРОСТНОЙ БУФЕРНОЙ ПАМЯТИ (КЕШ)

ERA[18 0]

Шина адреса КЕШ

ERD[7 0]

Двунаправленная шина данных КЕШ

ERCS

Сигнал выбора КЕШ

ERWE

Сигнал записи КЕШ

EROE

Сигнал чтения КЕШ

ГРУППА ЧАСОВ

DTM0

Двунаправленный вывод данных

DTM1

Сигнал тактирования входных, выходных данных

DTM2

Сигнал записи данных

DTM3

Сигнал выборки микросхемы

ГРУППА LINK

LN[7 0]

Шина данных

LN8

Выходной сигнал «ДАННЫЕ ПРИНЯТЫ»

LN9

Входной сигнал «ДАННЫЕ ГОТОВЫ»

LN10

Входной сигнал запроса на захват шины

LN11

Выходной сигнал разрешения захвата шины

LN12

Входной сигнал работы управляющего порта

ГРУППА «РАЗНОЕ»

RESERV[9 0]

Резервная шина

LED[2 0]

Индикаторы

Страницы: 1 2 3